第一篇
軟件無線電系統概述及仿真
1. 軟件無線電系統概述
2. 軟件無線電的三種結構形式
3. SignalTAP II 的設計方法和技巧
4. 邏輯分析儀仿真設計
第二(er)篇(pian) 基于FPGA/CPLD的(de)數(shu)據采(cai)集系統工程應(ying)用與工程課題(ti)實訓
1. Nyquist采樣以及可以實現頻譜搬移的帶通采樣（欠采樣）
2. 如何通過帶通采樣實現下變頻
3. 在實時通信系統中如何選取適當的采樣頻率去除混疊信號
4. 基于FPGA/CPLD的帶通采樣(yang)（欠采樣(yang)）工(gong)(gong)程應(ying)用以及工(gong)(gong)程課題實訓
第三篇 基于FPGA/CPLD的數字濾波器工程應用與工程課題實訓
1. CIC濾波器算法原理
2. 基于FPGA/CPLD的濾波器工程應用以及工程課題實訓
3. 基于FPGA/CPLD的高斯白噪聲信號工程應用以及工程課題實訓
4. 乘累加結構以及分布式算法的FIR數字濾波器
5. MATLAB如何產生濾波器系數
6. 基于FPGA/CPLD的FIR數字濾波器工程應用以及工程課題實訓
7. 基于FPGA/CPLD的高斯濾波(bo)器工程應用以及(ji)工程課(ke)題實訓(xun)
第四篇 基于FPGA/CPLD的數字上下變頻工程應用與工程課題實訓
1. 基于FPGA/CPLD的載波NCO產生原理與工程應用
2. 基于FPGA/CPLD的數字上變頻原理與工程應用
3. 基于FPGA/CPLD的數字下變頻原理與工程應用
4. 基于FPGA/CPLD的數字上下變頻工程課題實訓
第五篇 基于FPGA/CPLD的數字調制解調工程應用與工程課題實訓
1. 數字調制解調的基本原理、設計方法以及影響選擇數字調制方式的因素
2. 基于FPGA/CPLD的BPSK調制解調工程應用
3. 基于FPGA/CPLD的BPSK調制解調工程實驗
4. 基于FPGA/CPLD的ASK調制解調工程應用以及工程課題實訓
5. 基于FPGA/CPLD的PSK調制解調工程應用以及工程課題實訓
6. 基于FPGA/CPLD的MSK調制解調工程應用以及工程課題實訓
7. 基于FPGA/CPLD的GMSK調制(zhi)解調工程(cheng)(cheng)應(ying)用以及工程(cheng)(cheng)課題實訓
第六篇 基于FPGA/CPLD的單頻正弦信號產生工程應用與工程課題實訓
1. 單頻正弦信號產生工作原理
2. 單頻正弦信號產生工程應用
3. 單頻正弦(xian)信號(hao)產(chan)生(sheng)實(shi)驗
第七篇 偽隨機m序列產生和高斯白噪聲信號產生工程應用與工程課題實訓
1. 基于FPGA/CPLD的偽隨機m序列產生工程應用與工程課題實訓
2. 基于FPGA/CPLD的高斯白噪聲信號產生工程應用與工程課題實訓
3. 基于FPGA/CPLD的高斯(si)白噪聲信號產生實驗
第八篇 基于FPGA/CPLD的多速率信號處理工程應用與工程課題實訓
1. 多速率信號處理概述以及取樣率變換性質
2. 基于FPGA/CPLD的抽取工程應用以及工程課題實訓
3. 基(ji)于FPGA/CPLD的(de)插(cha)值工程應用(yong)以及工程課題實訓(xun)
第九篇 基于FPGA/CPLD的同步技術工程應用與工程課題實訓
1. 基于FPGA/CPLD的載波同步工程應用與工程課題實訓
2. 基于FPGA/CPLD的位（碼元）同步工程應用與工程課題實訓
3. 基于FPGA/CPLD的幀同步工程應用與工程課題實(shi)訓
第十篇(pian) 項目(mu)實訓(xun) 項目(mu)名稱：基于BPSK調(diao)制解(jie)調(diao)的高速(su)數字(zi)化(hua)無線(xian)通(tong)信系統 核(he)心技術(shu)：碼NCO、成形濾波(bo)器(qi)、載波(bo)NCO、高斯(si)白噪聲、數字(zi)下變頻、BPSK調(diao)制解(jie)調(diao)、CIC濾波(bo)器(qi)、載波(bo)環(huan)跟蹤(科斯(si)塔(ta)斯(si)Costas環(huan))、數字(zi)上變頻、高斯(si)濾波(bo)、抽取、插值(zhi)、低通(tong)濾波(bo)。（注(zhu)：這些核(he)心技術(shu)全部是通(tong)過軟(ruan)件編程(cheng)的方式實現(xian)）
項目主要內容：
該通(tong)信(xin)(xin)系統有兩部分組(zu)成，一部分為(wei)高速(su)(su)數字化(hua)無線(xian)通(tong)信(xin)(xin)發(fa)射機，一部分為(wei)高速(su)(su)數字化(hua)無線(xian)通(tong)信(xin)(xin)接收機。 在基(ji)于FPGA設計的高速(su)(su)數字化(hua)無線(xian)通(tong)信(xin)(xin)發(fa)射機中，信(xin)(xin)源碼經過(guo)低通(tong)濾(lv)(lv)波等變換后(hou)進行BPSK調(diao)制，然后(hou)再通(tong)過(guo)數字上變頻(pin)(pin)將基(ji)帶信(xin)(xin)號混(hun)頻(pin)(pin)到(dao)中頻(pin)(pin)信(xin)(xin)號，再經過(guo)濾(lv)(lv)波后(hou)送D/A轉換器輸出射頻(pin)(pin)信(xin)(xin)號。以上這些工(gong)作全部是在FPGA內通(tong)過(guo) |
