課程背景 xilinx(賽靈思)
Spartan-6 FPGA 視頻處理培訓班 |
|
xilinx(賽(sai)靈思) Spartan-6 FPGA對性(xing)能和靈活性(xing)進(jin)(jin)行了理想(xiang)的(de)(de)結(jie)合，可(ke)(ke)滿足標準和高(gao)分(fen)辨率(lv)(lv)圖像(xiang)處(chu)理、視頻分(fen)析、多通(tong)道視頻編碼等(deng)方面的(de)(de)要求，實現(xian)更(geng)(geng)快速更(geng)(geng)高(gao)效(xiao)的(de)(de)視頻傳輸(shu)。
利用基于嵌入(ru)式(shi)DSP邏輯(ji)片實現(xian)的(de)(de)高(gao)度(du)并行架(jia)構，基于xilinx(賽(sai)靈思) Spartan-6 FPGA開發的(de)(de)系(xi)統(tong)能夠以全幀速率(lv)(lv)處(chu)理原始分(fen)辨率(lv)(lv)的(de)(de)圖像(xiang)數據。
同時(shi)還可(ke)(ke)利用經濟的(de)(de)可(ke)(ke)定制MicroBlaze 軟處(chu)理器實現(xian)領先(xian)的(de)(de)視頻分(fen)析功能。 Spartan-6 FPGA不僅支持這些先(xian)進(jin)(jin)功能，同時(shi)還比前(qian)一代解決方案成本可(ke)(ke)降低(di)多達33%，采用先(xian)進(jin)(jin)的(de)(de)功率(lv)(lv)管理和以太網供(gong)電技(ji)術，功耗也可(ke)(ke)降低(di)多達50%。 |
|
課程目標 |
|
培養學員迅速掌握(wo)和使用(yong)xilinx(賽靈思) Spartan-6進行工業級和消費(fei)方(fang)面的(de)視(shi)頻(pin)開(kai)發，能進行視(shi)頻(pin)處(chu)理(li)方(fang)案的(de)硬件設計，并且解(jie)決FPGA產品開(kai)發過程中的(de)常(chang)見問題，掌握(wo)基(ji)于(yu)Spartan-6的(de)視(shi)頻(pin)處(chu)理(li)系統(tong)的(de)設計和調試方(fang)法。 |
|
培養對象 |
|
FPGA系(xi)統的(de)軟件(jian)和硬件(jian)開發工程師(shi)；電子類專業(ye)的(de)大學(xue)生和研究生；電子產(chan)品設計愛(ai)好(hao)者。 |
|
入學要求 |
|
學員學習本課程應具備下列基礎知識：
◆電路系統的基本概念。 |
|
班級規模及環境--熱線:4008699035 手機:15921673576/13918613812( 微信同號) |
|
堅持小班授課，為保證培訓效果，增加互動環節(jie)，每期(qi)人數限3到5人。 |
|
上課時間和地點 |
上課地點：【上海】：同濟大學(滬西)/新城金郡商務樓(11號線白銀路站) 【深圳分部】：電影大廈(地鐵一號線大劇院站)/深圳大學成教院 【北京分部】：北京中山/福鑫大樓 【南京分部】：金港大廈(和燕路) 【武漢分部】：佳源大廈（高新二路） 【成都分部】：領館區1號（中和大道） 【沈陽分部】：沈陽理工大學/六宅臻品 【鄭州分部】：鄭州大學/錦華大廈 【石家莊分部】：河北科技大學/瑞景大廈 【廣州分部】：廣糧大廈 【西安分部】：協同大廈
近開課時間(周末班/連續班/晚班）：Spartan-6開課時間：2025年8月18日..用(yong)心服(fu)務......--即將開課--........................(歡迎(ying)您垂詢，視教育(yu)質量為生命(ming)！) |
|
實驗設備 |
☆資深工程師授課
☆注重質量
; ☆邊講邊練
☆合格學員免費推薦工作
專注高端培訓17年，曙海提供的課程得到本行業的廣泛認可，學員的能力
得到大家的認同，受到用人單位的廣泛贊譽。
★實驗設備請點擊這兒查看★ |
|
新優惠 |
|
◆在(zai)讀學(xue)生(sheng)憑學(xue)生(sheng)證，可優惠500元。
同時報選《FPGA應用設計高級班》，即享受優惠! |
|
質量保障 |
|
1、培訓過程中，如有部分內容理解不透或消化不好，可免費在以后培訓班中重聽；
2、課程完成后,授課老師留給學員手機和Email,保障培訓效果,免費提供半年的技術支持。
3、培訓合格學員可享受免費推薦就業機會。 |
|
課程進度安排 |
課程大綱 |
| 第一階段 |
|
Unit 1：Spartan-6
FPGA Overview
Unit 2： CLB Architecture
Unit 3: CLB Resources
Unit 4: Memory Resources
Unit 5: DSP Resources
Unit 6: Lab 2: DSP Resources
Unit 7: Basic I/O Resources
Unit 8: Spartan-6 FPGA I/O Resources
Unit 9: Lab 3: I/O Resources
|
| 第二階段 |
| Unit 10: Basic Clocking
Resources
Unit 11: Spartan-6 FPGA Clocking Resources
Unit 12: Lab 4: Clocking Resources
Unit 13: Memory Controllers
Unit 14: HDL Coding Techniques
Unit 15: Lab 5: HDL Coding Techniques
Unit 16: Dedicated Hardware
|
